BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-163251

(43)Date of publication of application: 18.06.1999

(51)Int.Cl.

H01L 25/065

H01L 25/07 H01L 25/18

(21)Application number: 09-327257

(71)Applicant: MATSUSHITA ELECTRON CORP

(22)Date of filing:

28.11.1997

(72)Inventor: YOSHIDA TAKAYUKI


MIMURA TADAAKI


(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device, which is capable of suppressing the noise so-called simultaneous switching noise or ground noise generated in a power supply part, when many circuits on the first semiconductor element are switched at the same time, and preventing mis-operations of the second semiconductor element.

SOLUTION: A first semiconductor element 1 and a second semiconductor element 2, which electrically connects an electrode pad 7 of this first semiconductor element 1 to an electrode pad 8 via a bump 6, are provided. The supply of a power source to the first semiconductor element 1 is performed via another independent system but not via the second semiconductor element 2. An external circuit, which is independent of the circuit of the second semiconductor circuit 2, is provided at the second semiconductor element 2. The power supply path of the circuit is connected to the first semiconductor element 1.





LEGAL STATUS

[Date of request for examination]

12.05.2000

[Date of sending the examiner's decision of

rejection

06.08.2002

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection] [Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-163251

(43)公開日 平成11年(1999)6月18日

(51) Int.Cl.⁶

識別記号

FΙ

H01L 25/08

В

H01L 25/065 25/07

25/18

審査請求 未請求 請求項の数4 OL (全 7 頁)

(21)出願番号

(22)出顧日

特顯平9-327257

(71)出額人 000005843

松下電子工業株式会社

平成9年(1997)11月28日

大阪府高槻市幸町1番1号

(72)発明者 吉田 隆幸

大阪府高槻市幸町1番1号 松下電子工業

株式会社内

(72)発明者 三村 忠昭

大阪府高槻市宰町1番1号 松下電子工業

株式会社内


(74)代理人 弁理士 宮井 暎夫

(54) 【発明の名称】 半導体装置

(57)【要約】

【課題】第1の半導体素子上の回路が同時に多数スイッチングした場合、電源部に発生するいわゆる同時スイッチングノイズ、またはグランドバウンズと呼ばれるノイズを抑制し、第2の半導体素子の誤動作を防止することができる半導体装置を提供する。

【解決手段】第1の半導体素子1と、この第1の半導体素子1の電極パッド7をパンプ6を介して電極パッド8に電気的に接続した第2の半導体素子2とを備え、第1の半導体素子1への電源の供給が、第2の半導体素子2を介さずに独立した別系統より行なわれる。第2の半導体素子2の回路と独立した外部回路を第2の半導体素子2に設け、その給電線路を第1の半導体素子1に接続する。



1…第1の半導体素子

2…第2の半導体素子

3…第2の半導体素子の電源部

4 …給電線路

5…第2の半導体素子の外部パッド

【特許請求の範囲】

【請求項1】 第1の半導体素子と、との第1の半導体 案子の電極バッドを金属突起を介して電極バッドに電気 的に接続した第2の半導体素子とを備え、前記第1の半 導体素子および前記第2の半導体素子の一方への電源の 供給が、他方を介さずに独立した別系統より行なわれる ことを特徴とする半導体装置。

【請求項2】 第1の半導体素子が第2の半導体素子上 に搭載され、前記第2の半導体素子上に前記第2の半導 体素子上の回路と独立した外部回路を設け、この外部回 路の給電線路に第1の半導体素子を接続している請求項 1記載の半導体装置。

【請求項3】 第1の半導体素子が第2の半導体素子上 に搭載され、前記第1の半導体素子への給電部分近傍の 電源線路と接地間にコンデンサを有する請求項1記載の 半導体装置。

【請求項4】 コンデンサは高誘電率薄膜であり、第2の半導体素子上に設けられている請求項3記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】との発明は、電子部品を実装する実装分野におけるマルチチップモジュールなどに適用される半導体装置に関するものである。

[0002]

【従来の技術】近年、電子機器は益々、小型化、高機能化、動作速度の高速化、およびモジュール化が進行している。また、これらマルチチップモジュールの中に、半導体素子上にさらに別の半導体素子を搭載し、1つのパッケージ内に搭載する構成のものも提案されている。以後、このようなマルチチップモジュールを通常の基板を用いたマルチチップモジュールと区別するため、便宜上システムモジュールと呼ぶこととする。

【0003】以下図面を参照しながら、従来のシステムモジュールの一例について説明する。図6は従来のシステムモジュールの半導体素子接合部の断面構成を示すものである。図6において、51は第1の半導体素子である。52は第1の半導体素子51の電極パッド、53は電極パッド52上に形成されたパリアメタル層、54は第1の半導体素子51上のパッシベーション膜、55ははんだ等から形成される金属突起(以下パンブと呼ぶ)、56は第2の半導体素子である。57は第2の半導体素子56の電極パッド、58は電極パッド57上に形成されたパリアメタル層、59は第2の半導体素子56上のパッシベーション膜を表す。また、60は絶縁樹脂を示す。半導体素子51,56はバンプ55を介してフリップチップ実装法により搭載される

[0004]図7に従来のシステムモジュールのチップ 同士の接合工程部分の工程の一例を示す。同図(a)の ように、第1の半導体素子51、および第2の半導体素子50

「56上少なくとも一方にEB蒸着法等を用い、Ti、P d、Au等のパリアメタル層53、58を形成する。次に (b) のように第1、第2の半導体素子51、56の少なく とも一方の電極パッド52、57を除く部分をフォトリソグ ラフィーの技術を用いフォトレジスト61により覆う。 (c)のように第1、第2の半導体素子51、56の少なく とも一方も電極バッド52、57上に電解めっき法等によ り、Pb、Snをめっきする。(d)のようにフォトレ ジスト61を除去し、パリアメタルを王水、フッ酸等によ り除去し、バンプ55を形成する。(e)のように第1、 第2の半導体素子51、56上のバンプ55同士、またはその うちのいずれか一方たとえば第1の半導体素子51上のみ にパンプ55が形成された場合、バンプ55と第2の半導体 素子56の電極パッド57を位置合わせし加圧ツール62によ り加圧、加熱を行う。最後に(f)のように絶縁樹脂60 を第1、第2の半導体素子51、56中に注入し、樹脂60を 硬化させ第2の半導体索子56上への第1の半導体索子51 の搭載を完了する。

[0005]

20 【発明が解決しようとする課題】しかしながら上記のような構成では、第1、第2の半導体素子51、56は対向した状態で、かつ第2の半導体素子56上に第1の半導体素子51が搭載された構成において、第1の半導体素子51への電源の供給は第2の半導体素子56を介して行われる。第1の半導体素子51上の回路が同時に多数スイッチングした場合、電源部にいわゆる同時スイッチングノイズ、またはグランドバウンズと呼ばれるノイズが発生する。このとき第2の半導体素子56への電源供給線路にもノイズが発生し、第2の半導体素子56の動作に誤動作が発生するという問題点を有していた。

【0006】 この発明は、上記問題点に鑑み、たとえば第1の半導体素子上の回路が同時に多数スイッチングした場合、電源部に発生するいわゆる同時スイッチングノイズ、またはグランドバウンズと呼ばれるノイズを抑制し、第2の半導体素子の誤動作を防止することができる半導体装置を提供することを目的とするものである。 【0007】

【課題を解決するための手段】請求項1の半導体装置は、第1の半導体素子と、この第1の半導体素子の電極40 パッドを金属突起を介して電極パッドに電気的に接続した第2の半導体素子とを備え、第1の半導体素子および第2の半導体素子の一方への電源の供給が、他方を介さずに独立した別系統より行なわれることを特徴とするものである。

【0008】請求項1の半導体装置によれば、第1、第2の半導体素子の電源系は独立したものとなり、たとえば第1の半導体素子上の回路が同時に多数スイッチングした場合、第2の半導体素子の電源部に発生するいわゆる同時スイッチングノイズ、またはグランドバウンズと呼ばれるノイズを抑制することができ、第2の半導体素

子の誤動作を防止することができる。

【0009】請求項2の半導体装置は、請求項1におい て、第1の半導体素子が第2の半導体素子上に搭載さ れ、第2の半導体素子上に第2の半導体素子上の回路と 独立して外部回路に接続される第1の半導体素子用の給 電線路を有するものである。請求項2の半導体装置によ れば、請求項1と同様な効果がある。請求項3の半導体 装置は、請求項1において、第1の半導体素子が第2の 半導体素子上に搭載され、第1の半導体素子への給電部 分近傍の電源線路と接地間にコンデンサを有するもので 10

【0010】請求項3の半導体装置によれば、たとえば 第1の半導体素子上の回路が同時に多数スイッチングし た場合、電源部に発生するいわゆる同時スイッチングノ イズ、またはグランドバウンズと呼ばれるノイズをバス 用コンデンサより逃がすことができ、これらの影響を抑 制することが可能となる。請求項4の半導体装置は、請 求項3において、コンデンサは高誘電率薄膜であり、第 2の半導体素子上に設けられているものである。

【0011】請求項4の半導体装置によれば、請求項3 20 と同様な効果がある。

[0012]

【発明の実施の形態】以下、との発明の実施の形態につ いて、図1から図5を用いて説明する。

(第1の実施の形態)図1は、この発明の第1の実施の 形態におけるシステムモジュールを真上から眺めた場合 の電源供給部分を模しき的に示した平面図である。図1 において、1は第1の半導体素子、2は第2の半導体素 子、3は第2の半導体素子2の模しき図で表した電源 部、4は第2の半導体素子2上を介して第1の半導体素 子1へ電源を供給する第2の半導体装置2と独立した模 しき図で表した給電線路(電源供給ライン)、5は第2 の半導体素子2の外部バッドを示す。

【0013】図2(a)は図1に示したモジュールの断 面模しき図である。6は金属突起であるバンプ、7は第 1の半導体素子1のバンプ6に接続される電極バッド、 8は第2の半導体素子のバンプ6に接続される電極バッ ド、9は絶縁樹脂を示す。この半導体装置は、第1の半 導体素子1と、この第1の半導体素子1の電極パッド7 をバンプ6を介して電極バッド8に電気的に接続した第 2の半導体素子2とを備え、第1の半導体素子1および 第2半導体素子2の一方への電源の供給が、他方を介さ ずに独立した別系統より行なわれる。この場合、第1の 半導体素子1が第2の半導体素子2上に搭載され、第2 の半導体素子2上に第2の半導体素子2上の回路と独立 した外部回路を設け、外部回路の給電線路4に第1の半 導体素子1を接続している。

【0014】図3は第1の実施の形態におけるシステム モジュールの半導体素子搭載部の製造工程の一例を示 す。同図(a)のように第1の半導体素子1の電極バッ 50 1の真上から透写した平面構造を示したものである。図

下7上に無電解めっき法等を用いてNiコアAu等より なるパンプ6 (たとえばほぼ純Ni (純度95%程度) のNiバンプを作製し、その表面に薄膜(0.1 µm程 度の厚み)のAu(純度95%以上)を形成したバン プ)を形成する。バンプ6はAuのみの構成、Sn、P b(鉛ー錫系はんだ)、またはIn、Sn(インジウム - 錫系はんだ) 等から構成されるはんだパンプ等でもよ い。また、転写バンプ法による形成も可能である。パン プ6の径は、NiコアAuパンプ、Auパンプの場合は 5μ mから 100μ m、はんだバンプの場合は 100μ π程度のものを用いる。また、バンプ6は第1の半導体 素子1上、第2の半導体素子2上の両方に形成すること も可能であり、第2の半導体素子2のみに形成すること も可能である。次ぎに(b)のように、第2の半導体素 子2の電極パッド8と対応する第1の半導体素子1上の バンプ6を位置合わせする。(c)のように、加圧、加 熱ツール11を用いて第1、第2の半導体素子1、2を バンプ1つあたり0.1グラムから100グラム程度の 加圧力、250°Cから450°C程度の温度で加圧、加熱 し、Au-Au合金接合する。また、一方の半導体素子 の電極パッド表面のみAuが形成されており、対向する 他方の半導体素子上電極パッドに加工が施されておら ず、通常のAlパッドのままのときはAu-A1合金接 合する。はんだ合金接合の場合は60℃から250℃程 度の温度で、第1の半導体素子1の自重から数グラム程 度の圧力で加圧、加熱し、第1の半導体素子1を第2の 半導体素子2上に搭載する。このとき、合金接合以外に も、COG法として広く知られている絶縁樹脂を介した 接合法を用いたMBB(マイクロバンプボンディング) 法等のフリップチップ法を用いてもよい。次ぎに(d) のように、第1の半導体素子1と第2の半導体素子2の 間に絶縁樹脂9を注入し、硬化させる。

【0015】以上のように、第2の半導体素子2上に少 なくとも1つ以上の、第2の半導体素子2上の回路と独 立した外部回路からの第1の半導体素子1への給電線路 4を有する構造を用いることにより、第1、第2の半導 体素子1、2の電源系は独立したものとなり、第1の半 導体索子1上の回路が同時に多数スイッチングした場 合、電源部に発生するいわゆる同時スイッチングノイ ズ、またはグランドパウンズと呼ばれるノイズを無関係 にすることが可能となる。

【0016】またこの時、第2の半導体素子2の表面を 介さず、第1の半導体素子1に図2(b)に示すように バイアホール10を形成し、給電線路4を第1の半導体 素子1上に形成し、第1の半導体素子1に直接電源を供 給することも可能である。なお、外部回路および給電線 路4は1以上あってもよい。

(第2の実施の形態)図4は、この発明の第2の実施の 形態におけるシステムモジュールを第1の半導体素子3

4において、31は第1の半導体索子、32は第2の半 導体素子、33は第2の半導体素子32および第1の半 導体素子31の模しき図で表した電源部、34は第2の 半導体素子32上を介して第2の半導体素子32の電源 線路33aすなわち電源を供給する部分と接地ライン3 5との間に挿入されるコンデンサを示す。コンデンサ3 4はSTR (ストロンチウムチタン酸:SrTiO3) 等の高誘電体膜、またはセラミックチップコンデンサを はんだ付け等で接続されたものでも良い。36は第2の 半導体素子32の外部パッドを示す。また、37は絶縁 10 樹脂を示す。

【0017】との半導体装置は、第1の半導体素子31 が第2の半導体素子32上に搭載され、第1の半導体素 子31への給電部分近傍の電源線路33aと接地間にコ ンデンサ34を有するものである。図5は、第2の実施 の形態におけるシステムモジュールの半導体素子搭載部 の製造工程の一例を示す。

【0018】(a)のように、第2の半導体素子32上 の電源部33と接地ライン35間にSTR等の高誘電率 薄膜等よりなるコンデンサ34をスパッタ法等により形 20 成し、他の工程を終了した後保護膜42を形成する。次 に(b)のように、第1の半導体素子31の電極バッド 38上に無電解めっき法等を用いてNiコアAu等より なるパンプ39を形成する。パンプ39はAuのみの構 成、Sn、Pb(鉛-錫系はんだ)、またはIn、Sn (インジウムー錫系はんだ)等から構成されるはんだバ ンプ等でもよい。また、転写バンプ法による形成も可能 である。バンプ39の径は、NiコアAuバンプ、Au-パンプの場合は5μmから100μm、はんだバンプの 場合は100μπ程度のものを用いる。また、パンプ3 30 9は第1の半導体素子31上、第2の半導体素子32上 の両方に形成することも可能であり、第2の半導体素子 32上のみに形成することも可能である。次ぎに(c) のように、第2の半導体素子32の電極バッド40と対 応する第1の半導体素子31上のバンプ39を位置合わ せする。(d)のように加圧、加熱ツール41を用いて 第1、第2の半導体素子31、32をバンプ1個あたり 0. 1グラムから100グラム程度の加圧力、250℃ から450℃程度の温度で加圧、加熱しAu-Au合金 接合、またはAu-A1合金接合する。はんだ合金接合 40 の場合は60℃から250℃程度の温度で、半導体素子 31の自重から数グラム程度の圧力で加圧、加熱し第1 の半導体素子31を第2の半導体素子32上に搭載す る。このとき、合金接合以外にも、COG法として広く 知られている絶縁樹脂を介した接合法を用いたMBB (マイクロバンプボンディング) 法等のフリップチップ 法を用いてもよい。次ぎに(e)のように、第1の半導 体素子31と第2の半導体素子32の間に絶縁樹脂37 を注入し、硬化させる。

【0019】なお、STR等は第2の半導体素子32上 50 1

応形成したが、第1の半導体素子31上にも形成可能で ある。また、STR等の薄膜コンデンサ34以外にも、 接続パッドを設けチップコンデンサ等をはんだづけ等で 搭載することも可能である。以上のように、第2の半導 体素子32上に第1の半導体素子31を対向させそれぞ れの対応する金属突起を介して電気的に接続し、第2の 半導体素子32を介して第1の半導体素子31へ電源を 供給する構造において、第1の半導体素子31への給電 部分近傍の第2の半導体素子32上の電源線路と接地間 に高誘電率薄膜等よりなるコンデンサ34を配置した構 造により半導体装置を構成することにより、第1の半導 体素子31上の回路が同時に多数スイッチングした場 合、電源部に発生するいわゆる同時スイッチングノイ ズ、またはグランドバウンズと呼ばれるノイズをパスコ ンデンサより逃がすことができ、これらの影響を抑制す るととが可能となる。

[0020]

【発明の効果】請求項1の半導体装置によれば、第1、 第2の半導体素子の電源系は独立したものとなり、たと えば第1の半導体素子上の回路が同時に多数スイッチン グした場合、第2の半導体素子の電源部に発生するいわ ゆる同時スイッチングノイズ、またはグランドバウンズ と呼ばれるノイズを抑制することができ、第2の半導体 素子の誤動作を防止するととができる。

【0021】請求項2の半導体装置によれば、請求項1 と同様な効果がある。請求項3の半導体装置によれば、 たとえば第1の半導体素子上の回路が同時に多数スイッ チングした場合、電源部に発生するいわゆる同時スイッ チングノイズ、またはグランドバウンズと呼ばれるノイ ズをパス用コンデンサより逃がすことができ、これらの 影響を抑制することが可能となる。

【0022】請求項4の半導体装置によれば、請求項3 と同様な効果がある。

【図面の簡単な説明】

【図1】この発明の第1の実施の形態におけるシステム モジュールの平面模しき図である。

【図2】(a)および(b)はその断面模しき図であ る。

【図3】第1の実施の形態におけるシステムモジュール の製造工程図である。

【図4】第2の実施の形態におけるシステムモジュール の平面模しき図である。

【図5】第2の実施の形態におけるシステムモジュール の製造工程図である。

【図6】従来例におけるシステムモジュールの半導体接 合部を示す断面図である。

【図7】従来例におけるシステムモジュールの半導体接 合部の製造工程図である。

【符号の説明】

第1の半導体素子


BEST AVAILABLE COPY

特開平11-163251 (5) *32 第2の半導体素子 2 第2の半導体素子 3 第2の半導体素子の電源部 33 第1の半導体素子および第2の半導体素子の電 4 給電線路 源部 第2の半導体素子の外部バッド 33a 電源線路 5 パンプ コンデンサ 6 34 7 電極パッド 35 接地ライン 電極パッド 8 36 第2の半導体素子の外部パッド 9 絶縁樹脂 37 絶縁樹脂 第1の半導体素子 3 1 * [図1] [図2] (a) 口 00000000000000000 6 0 **=**0 ঠ 000 0 1 …第1の半導体素子 2 …第2の半導体素子 3 …第2の半導体素子の電源部 4 …給電線路 ℞ О 中 8 000800000 2 0 B Ū 000 0 6…ハノノ 7…電極パッド 8…電極パッド 9…絶縁樹脂 O ______ (b) 3 4 1…第1の半導体素子 2…第2の半導体素子 3…第2の半導体素子の電源部 4…給電線路 5…第2の半導体素子の外部パッド В 【図6】 54 [図4] 55 36 37 32 33 00000000000000000 • b ō 6 33a P_m Б 0000 F 51…第1の半導体素子 52…第1の半導体素子の電板パッド 53…電極パッド52上に形成されたパリアメタル 0 · D 000 0 0 5 4…第1の半導体素子上のパリアメタル 5 5…パンプ 5 5 ···バンブ 5 6 ··· 第 2 の半導体素子 5 7 ··· 第 2 の半導体素子の電極パッド 5 8 ··· 電極パッド 5 7 上に形成されたパリアメタル 6 9 ··· 第 2 の半導体素子上のパッシペーション膜 6 0 ··· 絶縁樹脂 ㅁ마뉴 31…第1の半導体素子 32…第2の半導体素子 33…第1の半導体素子および第2の半導体素子の電源部 33a…電源線路

BEST AVAILABLE COPY

(6)

特開平11-163251




BEST AVAILABLE COP

(7)

特開平11-163251

[図7]



.

.

· :